NAND FLASH

• 비휘발성 메모리
• Mosfet + Floating Gate + Tunnel Oxide

 

• Write

Control Gate에 충분한 전압이 가해지면, 전하가 Tunneling으로 Floating Gate로 이동해 충전

전자가 FG로 포획될 때, Vth는 증가한다. 그 이유는 채널에 반전층을 형성하기 위해 CG에 전압을 가할 때, FG안의 전자만큼 더 인가되어야 한다. 전자가 FG를 빠져나올 때, Vth는 감소된다.

• Erase

Body에 고전압을 인가해 FG에 갇힌 전자가 Tunneling으로 빠져나가며 이동

• Read

플로팅 게이트에 전자가 저장되어 있으면, Vth가 Vread보다 높아 전류가 적게 흐르고, 이 상태를 0으로 인식

플로팅 게이트에 전자가 없으면, Vth가 Vread 보다 낮아 전류가 많이 흐르고, 1로 인식

 

• NAND Flash는 Write와 Erase의 횟수는 제한되어 있다. 그 이유는 Tunneling을 통해 전자가 통과하여 Tunnel Oxide층이 손상되기 때문이다. 이로 인해 산화막에 전자를 잡아주는 Trap이 발생한다. 누설전류가 커져서 절연층의 기능을 잃어버리게 된다. Read는 수명에 영향을 미치지 않는다.
• 셀에 데이터를 저장하는 방식에 따라 SLC, MLC, TLC로 구분된다. SLC에서 TLC로 변함에 따라 직접도가 올라가서 고용량화가 된다. 하지만 에러가 늘어나고, 셀 당 수명이 줄어든다.
• 공정의 미세화로 이웃 셀과의 간격이 좁아졌다. 이로 인해서 간섭현상이 증가했다. Floating Gate를 사용하기 보다 CTF(Charge Trap Flash)를 사용해 부도체(SiN)에 전하를 저장해 간섭현상을 저하시켰다. 외부 자기장에 의한 불안정성을 해소했다.
• 3차원 수직 적층을 통해서 전력 소모는 작게, 용량을 늘리는 방식으로 3D NAND Flash를 사용했다.
• 4D 낸드는 CTF에 PUC(Peripheral Under Cell) 기술을 더했습니다. PUC 기술은 데이터를 저장하는 셀 영역 하부에 셀 작동을 관장하는 주변부(Peri) 회로를 배치하는 기술이다. 직접도를 향상시킬 수 있지만, 공정 복잡도가 올라간다.