정리하는 반도체/반도체 공정20 리소그래피(Lithography) 반도체의 용량 증가와 성능 개선은 서로 트레이드오프(Trade Off) 관계라고 할 수 있습니다. 일반적으로 용량을 늘리면 성능이 떨어지고, 성능을 향상시키면 용량이 줄어드는 쪽으로 작용하기 때문입니다. 반도체 공정에서 이렇게 상반되는 두 가지 요소를 한꺼번에 개선하기는 어렵습니다. 하지만 시장은 언제나 두 가지 모두 크게 진전되기를 요구하죠. 포토공정에서 Mega bit 단위의 저용량시의 리소그래피 방식은 어느 정도 이 두 가지를 한꺼번에 만족시키는 데 일조했다고 볼 수 있는데요. 이제는 Giga bit, Tera bit 단위의 반도체 회로를 그릴 때, 마스크(Mask)를 사용하는 리소그래피 방식인 NIL뿐 아니라 마스크를 사용하지 않는 리소레스 그래피 방식인 DSA, 혹은 플라즈모닉 레이저 방식 등이.. 2020. 5. 22. 이온-임플란테이션 후 어닐링(Annealing) 예부터 금속으로 무언가를 만들 땐 금속을 불에 달궈 재질을 연하게 한 후, 물리적 압력을 가해 모양을 잡습니다. 그리고 높은 온도로 장시간 담금질을 하여 원래의 금속 성질을 내도록 하거나 더욱 좋은 재질로 변질할 수 있도록 하죠. 웨이퍼도 열처리를 하는 담금질 공정이 있습니다. 이온-임플란테이션은 웨이퍼 안팎으로 상처를 내는 공정인데, 이런 물리적 행위를 진행한 후에는 상처가 아물도록 화학적 변화를 주는 ‘어닐링(Annealing)’ 을 진행합니다. 반도체 제조공정 중 이온-임플란테이션 후 공정 이외에도 불순물을 활성화할 때, 박막(CVD)을 형성할 때, Ohmic 접촉 합금 공정을 진행할 때 혹은 Glass(BPSG) Reflow를 진행할 때 어닐링과 같은 유사한 열처리를 진행합니다. 이번 시간에는 이.. 2020. 5. 21. 이온-임플란테이션 방식으로 소스와 드레인 단자 만들기 원자격자배열이 111 혹은 100인 p-도펀트 타입 웨이퍼가 연마를 마치고 반도체 제조 라인으로 들어오면, 제일 먼저 웨이퍼 위에 N-Well 1개를 마련합니다. 일반적으로 동작은 트랜지스터(Tr) 2개를 쌍으로 동작시키는 CMOSFET를 구성하므로 N-Well에 Tr 1개, Well 옆에 추가로 Tr 1개를 위치시킵니다. (혹은 P-Well, N-Well 1개씩 총 2개 Well을 설치해 각 Well에 1개씩 Tr를 만들기도 합니다) Tr을 만드는 것은 단자 3개를 형성하는 것이고, 단자를 형성한다는 것은 단자 영역과 단자 외 영역을 구분해 불순물 농도를 다르게 둔다는 것입니다. 소스/드레인 단자를 만들 때 초창기에는 확산 방식을 적용했다면, 지금은 정확도를 더 높인 이온-임플란테이션 방식을 사용합니다.. 2020. 5. 19. 이전 1 2 3 4 5 6 7 다음
